Gestión de energía en diseños de sistemas basados en FPGA
Los recursos, la velocidad y la eficiencia del arreglo de puertas programables en campo (FPGA) han mejorado rápidamente durante los últimos cuarenta años, lo que los convierte en la solución de referencia para una amplia variedad de aplicaciones informáticas y de procesamiento.
Pero requieren algunos rieles de suministro de bajo voltaje diferentes, cada uno con su propia especificación de voltaje y corriente, para alimentar su lógica central interna, circuitos de E / S, lógica auxiliar, transceptores y memoria.
Las FPGA han avanzado hasta tal punto que también han encontrado hogares en implementaciones a gran escala.
Por ejemplo, después de acelerar con éxito el motor de búsqueda de Bing con FPGA en un programa piloto de 2013, Microsoft expandió el uso del servidor equipado con FPGA a sus centros de datos en la nube.
Requisitos del sistema de alimentación FPGA
Los FPGA requieren algunos rieles de suministro de bajo voltaje diferentes, cada uno con su propia especificación de voltaje y corriente, para alimentar su lógica central interna, circuitos de E / S, lógica auxiliar, transceptores y memoria.
Es posible que estos rieles deban encenderse y apagarse en una secuencia específica para evitar dañar la FPGA.
Los reguladores de punto de carga (POL) reducen el voltaje de suministro de entrada más alto de la placa a los múltiples voltajes de riel inferiores requeridos por la FPGA.
Los reguladores de conmutación se utilizan como reguladores POL cuando la eficiencia de conversión de energía es primordial, mientras que los reguladores lineales, por ejemplo, reguladores de baja caída (LDO), se emplean para circuitos sensibles al ruido como PLL y transceptores.
Fig. 1: Un posible árbol de alimentación de FPGA: una fuente de entrada de alto voltaje(por ejemplo, 12 V, 24 V o 48 V) se reduce a
un bus de voltaje intermedio que alimenta los reguladores POL que
alimentan el FPGA.
Los voltajes de entrada típicos de la placa son 5 V, 12 V, 24 V y 48 V, mientras que los voltajes del riel FPGA varían desde menos de 1 V hasta alrededor de 3 V.Para voltajes de entrada altos (12 V, 24 V, 48 V), un paso adicional Es posible que se necesite una bajada para generar un bus de voltaje intermedio que alimente los reguladores POL (consulte la Figura 1).
Entre los rieles FPGA, el suministro central requiere el voltaje más bajo (alrededor o por debajo de 1 V) y la mayor precisión (± 3% o mejor), con niveles de corriente en decenas de amperios dependiendo de la utilización de recursos FPGA.
Para evitar errores lógicos, la variación de suministro debe limitarse a decenas de milivoltios, según lo dicta la especificación de tolerancia del riel FPGA, no solo en condiciones de CC sino también durante los transitorios de corriente FPGA. Cuanto peor sea la precisión de CC de la fuente de alimentación, más capacitancia de derivación se necesitará para mantener un voltaje de suministro aceptable en condiciones transitorias.
Por ejemplo, suponga una especificación de tolerancia de voltaje del núcleo de ± 3%. El uso de un suministro de CC con una precisión de ± 1% deja una buena tolerancia de ± 2% para los transitorios.
Por otro lado, un suministro de CC de ± 2% menos preciso deja menos espacio (± 1%) para los transitorios, lo que requiere más capacitancia de derivación que en el caso anterior.
Se requiere ajustar o recortar el nivel de voltaje de suministro de FPGA alrededor del punto de ajuste predeterminado para cambios de diseño de último minuto, reutilización del diseño en otra aplicación, prueba de margen de placa y optimización dinámica del consumo de energía del sistema durante el desarrollo o la operación de campo. Soldar en diferentes resistencias en el suministro
Fig. 2: Ajuste del voltaje de salida del suministro POL al voltaje objetivo con DAC y ADC.
La red de retroalimentación no es la solución más rápida o factible para tales situaciones. Un método para lograr el recorte de voltaje es con un convertidor de digital a analógico (DAC) que maneja la red de retroalimentación de un regulador de voltaje (ver Figura 2).
El código de software debe escribirse para la rutina de ajuste para obtener datos de medición de voltaje de suministro de un convertidor de analógico a digital (ADC), para calcular el código DAC correcto y luego ajustar lentamente la salida DAC al código calculado para aumentar suavemente el suministro de voltaje, sin fallas o sobreimpulsos, al nivel objetivo.
Esta rutina de ajuste debe repetirse a lo largo del tiempo para garantizar que el suministro no se aleje del voltaje objetivo debido a que los componentes se desvíen con el tiempo o la temperatura.
Monitorear los voltajes, corrientes y fallas de suministro de FPGA es esencial para comprender el estado del sistema y el consumo de energía en diferentes escenarios porque el FPGA es el cerebro del sistema electrónico.
Esta comprensión, junto con la capacidad de recorte, evita diseñar suministros para el peor de los casos, ahorrando costos y energía.
Además, un próximo mal funcionamiento del sistema podría mostrarse como una tendencia anormal en el consumo de energía de la FPGA, alertando al controlador host o al personal de servicio antes de que la placa o el sistema se caiga.
El monitoreo de voltaje requiere ADC, mientras que el monitoreo de corriente también requiere circuitos de cambio de nivel para traducir el voltaje de detección de corriente del lado alto a un voltaje de referencia a tierra; por ejemplo, con un amplificador de transconductancia, como se muestra en la Figura 3.
Fig. 3: Un posible circito discreto para monitorear el voltaje, la corriente y la potencia de salida del suministro POL .
La cabeza de uno puede estar dando vueltas después de leer esta larga lista de requisitos, aunque no hemos discutido la gestión de fallas.
- ¿Qué debería suceder cuando una salida POL sufre subtensión o sobretensión, es decir, fuera de la ventana de tensión válida?
- ¿Debería desconectarse sólo el suministro defectuoso o también deberían desconectarse otros suministros?
- ¿Cómo se depura una falla que ha apagado la placa?
Como se puede ver, administrar el sistema de energía de una FPGA puede complicarse muy rápidamente, distrayendo la atención de la aplicación FPGA esencial. Recuerde que el árbol de energía de la FPGA es solo una parte del sistema de energía general en una placa de procesamiento digital.
La mayoría de los requisitos anteriores también se aplican a otros dispositivos digitales como ASIC, DSP, GPU, SoC y microprocesadores.
Lo que se necesita es una solución de administración de sistemas de energía que sea simple, escalable y flexible.
Gestión del sistema de energía digital
Analog Devices proporciona una cartera de dispositivos de administración de sistemas de energía digital (DPSM) para hacer frente a los complejos sistemas de energía que se encuentran en las placas de procesamiento digital.
Los dispositivos DPSM están disponibles con y sin conversión CC a CC integrada para reemplazar reguladores POL o trabajar con reguladores POL existentes.
Los administradores de sistemas de energía, es decir, sin conversión de CC a CC, agregan monitoreo y control digital a cualquier sistema de energía analógico existente, ya sea compuesto por conmutadores o reguladores LDO.
Un solo dispositivo como el LTC2980 recorta, márgenes, monitorea, secuencia, supervisa, registra fallas y falla gestiona 16 reguladores POL. Se pueden mezclar y combinar diferentes dispositivos de recuento de canales (2, 4, 8 o 16 canales) para administrar cientos de rieles.
El LTC2972 de 2 canales es la última incorporación a esta cartera, proporcionar una solución introductoria simple para monitorear y controlar los dos rieles más críticos en tal sistema de energía; por ejemplo, el núcleo de FPGA y los rieles auxiliares.
Administrador del sistema de energía de 2 canales
El LTC2972 es un administrador de sistema de energía de 2 canales, que agrega monitoreo, control y registro de fallas de caja negra completos basados en software a los sistemas de energía de FPGA, ASIC y placas de procesador, lo que acelera el tiempo de comercialización, mejora la confiabilidad del sistema y optimiza la placa. consumo de energía (Figura 4).
Los voltajes de salida de suministro POL se recortan, marcan y monitorean utilizando el mejor ADC de 16 bits de su clase con un error total no ajustado (TUE) del 0.25%, lo que mejora el rendimiento de la placa y el rendimiento a largo plazo.
La capacidad de ajustar el voltaje de salida POL a una precisión de ± 0,25% deja mucho espacio para que se mueva durante los transitorios de carga (± 2,75% para una especificación de riel FPGA de ± 3%), lo que reduce significativamente la capacitancia de derivación necesaria y libera espacio en la placa.
Las corrientes de salida de suministro se miden utilizando una resistencia de detección, un inductor DCR o la salida IMON de una fuente de alimentación.
Las medidas de voltaje y corriente se multiplican internamente para proporcionar una lectura de salida de potencia POL conveniente.
La secuencia de suministro, la supervisión y el registro de fallas EEPROM están integrados en el LTC2972. La secuenciación se logra con retardos de tiempo escritos en un registro interno o con señales de buena potencia en cascada.
Los comparadores rápidos dedicados señalan fallas cuando el voltaje de entrada POL, el voltaje de salida y la temperatura se desvían fuera de los umbrales alto y bajo configurables digitalmente.
Las fallas activan la grabación de caja negra EEPROM, lo que simplifica el análisis de fallas y brinda información sobre las mejoras futuras del sistema.
Un primer comando de falla proporciona información adicional sobre las causas de la falla del sistema. Los fallos se pueden propagar de forma flexible a otros suministros u otros dispositivos DPSM.
El LTC2972 cuenta con monitoreo de voltaje, corriente, potencia y energía de la entrada del bus intermedio a los convertidores POL. Monitorear el uso de energía y energía de la placa de circuito es un requisito previo para administrar, optimizar y reducir su consumo con el fin de reducir los costos de refrigeración y servicios públicos del servidor y del centro de datos.
El LTC2972 libera al host de engorrosos sondeos y cálculos al proporcionar convenientemente la energía de entrada, expresada en julios, y el tiempo transcurrido a través de una interfaz PMBus, el estándar de la industria para comunicarse con dispositivos de conversión y administración de energía.
Cuando se combina con sus mediciones digitales de voltajes, corrientes y potencia de salida POL, el LTC2972 permite el monitoreo a largo plazo de la eficiencia de conversión de un sistema de energía.
Fig. 5: Entorno de desarrollo LTpowerPlay para
productos DPSM : elimina la codificación para el funcionamiento autónomo.
Los pines programables de entrada / salida de buena alimentación o de uso general (GPIO) están disponibles con cada canal. El LTC2972 se conecta con otros administradores de sistemas de energía para coordinar la secuenciación y la gestión de fallas de más de dos rieles. Los comandos compatibles con PMBus a través de una interfaz I2C / SMBus se utilizan para la programación flexible y la lectura de datos del sistema de energía.
La configuración se logra a través del entorno de desarrollo LTpowerPlay, que es compatible con todos los productos DPSM de Analog Devices (consulte la Figura 5).
Una vez que la EEPROM interna está programada con la configuración específica de la aplicación necesaria, no se requiere más codificación de software para el funcionamiento autónomo.
Conclusión
Los FPGA se están extendiendo a todo tipo de sistemas electrónicos, incluso asumiendo el trabajo de los ASIC, pero vienen rodeados de un complicado sistema de energía. Analog Devices tiene una amplia gama de productos DPSM para ayudar a gestionar esta complejidad.
Si nunca antes ha probado DPSM, el LTC2972 ofrece una sencilla introducción a su capacidad para eliminar la complejidad del sistema de energía en las placas de procesamiento digital.